

utiliser impérativement les feuilles quadrillées fournies pour les schémas simplifiés

Une réponse non justifiée sera considérée comme fausse

L'objectif de cet exercice est d'étudier l'impact du cache de données sur la performance d'exécution d'une application. On considère un tableau d'entiers et une fonction de tri utilisant l'algorithme de "tri à bulle" pour classer les éléments de ce tableau dans l'ordre croissant. La fonction **DescendreMax** permet de placer à la fin du tableau l'élément le plus grand en effectuant des échanges entre les cases du tableau.

```
void DescendreMax (int *tab, int size)
{
    int i    = 0;
    int tmp  = 0;
    for (i=1 ; i<size ; i++)
    {
        if (tab [i] < tab [i-1])
        {
            tmp      = tab [i ];
            tab [i ] = tab [i-1];
            tab [i-1] = tmp      ;
        }
    }
    return ;
}
```

Un compilateur pour la réalisation **Mips**, pipeline à 5 étages de l'architecture Mips32, a généré le code suivant pour la boucle principale de cette fonction.

A l'entrée de la boucle, le registre :

- R4 contient l'adresse du 2nd élément du tableau
- R5 contient l'adresse de fin du tableau (l'adresse de la case mémoire qui suit immédiatement la case contenant le dernier élément du tableau)

```
_For :    Lw      r6 ,  0 (r4 )      ; tab [i ]
          Lw      r7 , -4 (r4 )      ; tab [i-1]
          Slt     r8 , r6 , r7       ; tab [i ] < tab [i-1]
          Beq     r8 , r0 , _Endif
          Nop
          Sw      r7 ,  0 (r4 )
          Sw      r6 , -4 (r4 )

_Endif :  Addiu   r4 , r4 , 4
          Sltu    r9 , r4 , r5
          Bne     r9 , r0 , _For
          Nop
```

Dans un premier temps, on considère que le système mémoire est parfait (une lecture ou une écriture dure un cycle).

Pour les questions 1, 2, 3, 4 et 5, on suppose que le branchement échoue dans 90% des cas.

- 1- Combien de cycles sont-ils nécessaires en moyenne pour exécuter une itération de la boucle sur la réalisation **Mips**. Il n'est pas demandé de faire un schéma mais d'indiquer clairement sur le code les cycles de gel et les dépendances de données. Calculer le CPI-utile.
- 2- Analyser le code de la boucle à l'aide d'un schéma simplifié sur la réalisation **SS2**, superscalaire à deux pipelines étudiée en cours dans le cas où le branchement échoue et dans le cas où il réussit. On suppose que l'adresse du début de la boucle est alignée sur un multiple de 8 et que le buffer d'instructions est vide au début de la boucle.
- 3- Réordonner la boucle afin d'éviter au maximum les cycles perdus pour la réalisation **SS2**.
- 4- Dérourler une fois la boucle (traitement de 2 éléments à chaque itération) et optimiser pour la réalisation **Mips**.
- 5- Optimiser la boucle à l'aide de la technique "pipeline logiciel" afin d'éviter au maximum les cycles perdus pour la réalisation **Mips**.

Dans le reste de l'exercice, on considère le code assembleur initial et la réalisation **Mips**.

Le processeur est relié à un cache de données et à un cache d'instructions séparés. Les caches sont reliés à la mémoire par un bus. Le bus permet de transférer 4 octets à chaque cycle. On suppose que le cache d'instructions est parfait (taux de Miss = 0%).

Le cache de données a une taille de 2 Koctets. C'est un cache à correspondance directe (Direct Mapping), "Write Through" avec un buffer d'écriture postée ayant une seule place. Un bloc de cache contient 64 octets.

En cas de *Hit*, il faut 1 cycle pour accéder au cache. Il faut, en moyenne, 8 cycles entre la demande d'accès au bus et l'autorisation d'utiliser le bus. En cas de *Miss*, il faut 1 cycle pour détecter le *Miss*, puis 24 cycles pour charger le bloc manquant ($8 + 1 \times 64/4$; 8 cycles pour obtenir le bus et 16 cycles pour le transfert sur le bus). Après le chargement du bloc, il faut encore 1 cycle pour mettre à jour le cache et 1 cycle supplémentaire pour répondre au processeur.

Pour une écriture, s'il y a de la place dans le buffer, il faut 1 cycle pour enregistrer la requête d'écriture dans le buffer. Il faut alors 8 cycles pour obtenir l'accès au bus. Puis, 1 cycle pour transmettre la requête à la mémoire. La requête est supprimée du buffer dans ce même cycle.

On suppose que le tableau **tab** contient 1 Kentiers (size = 1024 ; 1 entier est représenté par 1 mot). Le tableau contient dans l'ordre décroissant les nombres 1024 à 1 (**tab [i] = 1024-i**). L'adresse du tableau est un multiple de sa taille (4096).

- 6- Combien de Miss se produisent-ils lors de l'exécution de la boucle ? Calculer le taux de Miss lors de l'exécution de la boucle.
- 7- Calculer l'augmentation du nombre moyen de cycles due aux lectures pour une itération.
- 8- Calculer l'augmentation du nombre moyen de cycles due aux écritures pour une itération. En déduire le nombre moyen de cycles par itération en tenant compte des lectures et des écritures.
- 9- On suppose maintenant que le buffer d'écriture postée dispose de 2 places. Calculer l'augmentation du nombre moyen de cycles due aux écritures. En déduire le nombre moyen de cycles par itération en tenant compte de l'effet des lectures et des écritures.

On suppose maintenant que le cache adopte la stratégie *Write Back*.

- 10- Quel est le coût du Miss (le nombre de cycles de gel vus par le processeur) (distinguer 2 cas).
- 11- Calculer le nombre de Miss lors de l'exécution de la boucle (distinguer deux cas). Calculer le taux de Miss (distinguer 2 cas).
- 12- Calculer le nombre moyen de cycles par itération.